NAND闪存正在走向坟场 起死回生稍显乏力
2012-06-15 TT存储
NAND闪存是非易失性的，但是制造它很昂贵。要想让NAND变得经济上可以接受，技术上便要走向死胡同。第一个方法是缩小制程尺寸，从一片晶圆上割下更多的闪存晶片，降低每个晶片的成本。但是制程上的缩小会导致闪存工作寿命的损失，也就是编程/擦除(PE)次数以及闪存单元可写入次数的降低。
通常认为59-50纳米(50多纳米)制程可以带来1万次2比特多层单元(MLC)PE次数。30多纳米(39-30纳米)制程可以带来5000个PE次数，而20多纳米的单元只有3000次。一个10多纳米的单元在没有给NAND产品过量配置其他单元的情况下它的耐用性是非常低的。
NAND控制器软件可以用于抵消这股趋势，实际上也已经这么做了——使用技术手段来降低写入次数，从那些已经损耗的单元那里更好的获得数据，以及过量配置。但是问题还在不断增加。
第二个提高经济性的方式就是在基本的1比特闪存单元——单层单元(SLC)闪存——的基础上增加额外的比特。MLC是每个单元2比特。TLC是每个单元3比特。
在30多纳米制程下，SLC NAND可以进行1万次PE；MLC可以进行5000次；TLC可以进行1250次。估计20多纳米制程的TLC只能进行750次。你可以想象10多纳米制程的NAND的耐用性有多差：难道我们能用只能写入不到500次的闪存吗？
我们可以肯定地说我们将不会看到4比特单元的NAND，而且我们应该也不会看到——实际上是很不可能——低于10纳米制程的NAND，或甚至低于15纳米制程的NAND。这已经是死路。
大家知道并理解20多纳米制程的TLC今年将进入企业存储使用情境并将持续到2014年。此后，10多纳米制程的TLC可能将可以实用，而低于10纳米制程的TLC应该不会出现。那么到时候会发生什么呢？人们对更高容量、更长寿命和更有经济性的非易失性记忆体的需求将不会消失。
有几个后NAND时代的技术跃入人们的视线，比如相变记忆体、电阻式RAM(随机存取记忆体)、忆阻器以及IBM的赛道记忆体。这些技术都声称能带来比闪存更高的容量、更快的速度和更长的工作寿命。现在还不清楚哪个技术能够成为取代NAND的非易失性记忆体。无论是哪一个，原来为了抑制NAND缺点的控制器软件是不需要了。
MLC NAND损耗均衡和写入放大缩减技术将不再需要。NAND信号处理可能也无关紧要。垃圾搜集方式将完全不同。整个代码堆栈将必须重写。所有的闪存阵列和复合式闪存/磁盘初始公司将发现它们的软件知识产权贬值，业务模式遭到来自后NAND技术初始公司的挑战，因为后者的产品可以提供更长的工作寿命和更高的性能。
在最坏的情况下，NAND存储初始公司将发现它们的竞争优势将不再可持续，它们将失败。闪存SSD(固态驱动器)控制器公司和控制器软件所有者的公司如果要进入后NAND NV-RAM产品领域，就必须编写新的代码堆栈。突然间，NAND控制器软件业务的所有人都将发现自己得从头开始。
看到这一点也同意这一点的风险投资家和长期投资者将会说闪存和复合式闪存/磁盘存储初始公司将没有长期的未来，它们的技术将很快走向死胡同。除非它 们的公司被收购，背后的投资者才有可能取得他们想要的回报，否则就会损失投资。闪存和复合式闪存/磁盘初始公司背后的聪明的投资者已经意识到了这一点。并购才是唯一现实的退出策略。
潜在的并购者是否也知道这一点？他们是否知道这些闪存阵列和复合式闪存/磁盘阵列初始公司虚高的估值只能是短暂和不可持续的？为闪存阵列初始公司支付数十亿美元的价格很可能不会带来回报。对它们的预期必须要脚踏实地。我们目前可能正在经历闪存阵列的泡沫。这个泡沫将很快爆裂，因为NAND的限制已经越来越清晰了。
从长期来看，企业级闪存也不过是过眼云烟。