2013年是半导体存储器技术迎来重大转折的一年。最能体现这一点的是，存储器行业第一大企业三星电子于8月份宣布开始量产3D NAND闪存“Vertical NAND（V-NAND）”。3D NAND闪存是在一次工艺中层叠多层存储单元、在不依靠微细化的情况下实现大容量化和低成本化的技术。V-NAND通过层叠24层存储单元，实现了128Gbit的存储容量。尽管生产规模还很小，但毕竟是存储器行业首次实现3D NAND闪存的量产。

　　长期以来，NAND闪存的大容量化和低成本化一直由微细化技术推动。最初，NAND闪存的用途只限于存储卡等，最近几年大幅扩大到了便携式音乐播放器、传统手机、智能手机、平板电脑、个人电脑及服务器使用的SSD（solid state drive）等。这可以说是微细化带来的成果。

　　以前，NAND闪存企业的竞争重点也是微细化。半导体行业第二大厂商东芝目前正在量产19nm（第2代）产品。美光科技与SK海力士也都打算量产16nm工艺产品。

　　三星表示，采用平面构造的现行NAND闪存迎来微细化极限的原因主要有两个，一是相邻存储单元之间干扰增大的物理性极限，另一个是曝光（蚀刻）成本增大的经济性极限。微细化极限日益逼近是整个行业的共识，美光科技及SK海力士就表明了16nm以后的工艺技术要开始向3D过渡的态度。

　　在这种形势下，东芝依然继续贯彻自己的路线。虽然该公司也在为量产3D NAND闪存“BiCS”（Bit Cost Scalable）做准备，但目前仍在竭尽全力推进微细化。东芝计划2015年度开始量产BiCS，当前仍打算凭借平面型产品与其他公司的3D NAND闪存竞争。大多数观点认为，目前3D NAND闪存的成本高于平面型产品。因此，也有人猜测，将赌注下在微细化上的东芝将会抓住今后的NAND闪存市场。

　　对于NAND闪存企业而言，增加“3D（z轴）方向”这一参数或许会为技术战略增添新的烦恼。原因是，以什么样的设计规则、采用什么样的工艺技术、将存储单元层叠多少层，这种判断将会大幅拉开各个产品竞争力之间的差距。此前主要由三星与东芝两大强手长期占有的市场份额，今后可能也会发生巨大变化。

　　HMC开始样品供货

　　2013年，围绕利用TSV（硅通孔）以三维方式层叠DRAM芯片的“Hybrid Memory Cube”（以下称HMC），DRAM领域出现了重大动向。HMC是着眼于DRAM的微细化极限将逼近、采用三维层叠芯片的方法实现高速化和大容量化的技术。

　　旨在推进HMC普及的Hybrid Memory Cube Consortium（HMC联盟）于2013年4月公开了HMC 1.0版的最终标准（Hybrid Memory Cube Specification 1.0）。存储器厂商可以根据该标准，开始设计用于网络设备、计算设备、工业设备等的HMC。主导标准制定工作的企业是HMCC的核心成员美光、三星及SK海力士等。

　　2013年9月，HMC的商用样片开始供货。美光开始提供以三维方式层叠4枚DRAM芯片的2GB产品。据该公司介绍，这款2GB产品采用的结构是，在专用控制器逻辑层上层叠4枚4Gbit DRAM，通过TSV和微焊点以三维方式连接各个芯片。处理器与HMC之间的带宽高达160GB/秒，单位bit的耗电量与DDR3 SDRAM模块相比可降低70％。美光将于2014年下半年开始量产这款2GB产品以及层叠了8枚4Gbit DRAM的4GB产品。尽管HMC是用于高端设备的DRAM，但该公司打算今后将其也推广到消费类产品。

　　积极致力于HMC的企业不仅是存储器厂商。美国大型FPGA企业阿尔特拉（Altera）于2013年9月成功实施了将该公司的FPGA与美光的HMC连接在一起的实验。关于采用20nm及14nm工艺技术制造的新一代FPGA群的特点，阿尔特拉称是可与用于高速通信及高速运算的大容量存储器连接。这种大容量存储器的候选之一便是HMC。

　　以前基本是“微细化一边倒”的存储器行业出现了“3D化”这个新潮流，这一潮流会对存储器企业及设备及材料厂商的竞争环境带来什么样的影响呢？估计2014年存储器行业会围绕三维化潮流不断出现重大举动。